|
友情提示：本站提供全國(guó)400多所高等院校招收碩士、博士研究生入學(xué)考試歷年考研真題、考博真題、答案，部分學(xué)校更新至2012年，2013年；均提供收費(fèi)下載。 下載流程： 考研真題 點(diǎn)擊“考研試卷””下載; 考博真題 點(diǎn)擊“考博試卷庫” 下載
考試科目名稱: 數(shù)字電子技術(shù)
考查要點(diǎn):
1、掌握數(shù)制、碼制的概念，各種進(jìn)制的相互轉(zhuǎn)換；掌握幾種編碼規(guī)則及其特點(diǎn)。
2、掌握邏輯代數(shù)中的三種基本運(yùn)算、基本公式和基本定理；掌握邏輯函數(shù)及其表示方法，熟練
掌握邏輯函數(shù)的公式化簡(jiǎn)法和卡諾圖化簡(jiǎn)法；熟悉具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)。
3、掌握正負(fù)邏輯的概念。掌握三極管深度飽和的條件，能計(jì)算三極管深度飽和時(shí)電路的參數(shù)。
會(huì)利用門電路的帶負(fù)載能力靈活計(jì)算電路參數(shù)。計(jì)算帶負(fù)載能力，扇出系數(shù)。掌握三態(tài)門、OC 門、
OD 門和傳輸門的特點(diǎn)和用途，能夠針對(duì)于實(shí)際問題，選用一種門電路。能夠?qū)懗鲆粋€(gè)電路圖實(shí)現(xiàn)
的邏輯功能，畫出其邏輯符號(hào)，寫出邏輯表達(dá)式。能夠利用門電路的帶負(fù)載能力靈活計(jì)算電路參數(shù)。
4、掌握組合邏輯電路的分析方法和設(shè)計(jì)方法；掌握常用組合邏輯電路的邏輯功能和使用方法。
會(huì)讀集成器件的功能表，并利用功能表分析、設(shè)計(jì)組合邏輯電路。掌握邏輯門電路多余的輸入管腳
的處理方法。了解組合邏輯電路中的競(jìng)爭(zhēng)—冒險(xiǎn)現(xiàn)象。
5、熟悉各類觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)；掌握觸發(fā)器的邏輯功能及其描述方法和不同類型觸
發(fā)器之間的相互轉(zhuǎn)換。
6、掌握時(shí)序邏輯電路的分析方法和設(shè)計(jì)方法。會(huì)讀集成器件的功能表，并能夠用集成時(shí)序邏輯
電路芯片的功能表分析、設(shè)計(jì)時(shí)序邏輯電路。
7、掌握施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、555 定時(shí)器的工作原理及其應(yīng)用。能夠計(jì)
算電路參數(shù)。
8、了解 A/D、D/A 轉(zhuǎn)換器的類型，掌握 A/D、D/A 轉(zhuǎn)換器的工作原理、性能指標(biāo)和使用方法。
能夠利用 D/A 變換器實(shí)現(xiàn) D/A 轉(zhuǎn)換、信號(hào)產(chǎn)生、數(shù)控衰減電路。
9、了解半導(dǎo)體存儲(chǔ)器的類型及其特點(diǎn)，掌握存儲(chǔ)容量的表示方法，了解存儲(chǔ)器容量的擴(kuò)展方法，
能夠進(jìn)行字?jǐn)U展和位擴(kuò)展。
10、可編程邏輯器件的分類和邏輯符號(hào)的表示方法。了解 CPLD 和 FPGA 差別。能夠分析設(shè)計(jì)“與
－或”邏輯陣列的邏輯和用與或邏輯陣列實(shí)現(xiàn)邏輯函數(shù)。
考試總分：200 分（復(fù)試） 考試時(shí)間：2 小時(shí) 考試方式：筆試
考試題型： 概念題（80--90 分）（包括簡(jiǎn)答題和選擇題）
基礎(chǔ)題、分析、設(shè)計(jì)和計(jì)算題（90--100 分）
綜合題（分析、設(shè)計(jì)）（20 分）
免責(zé)聲明：本文系轉(zhuǎn)載自網(wǎng)絡(luò)，如有侵犯，請(qǐng)聯(lián)系我們立即刪除，另：本文僅代表作者個(gè)人觀點(diǎn)，與本網(wǎng)站無關(guān)。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實(shí)，對(duì)本文以及其中全部或者部分內(nèi)容、文字的真實(shí)性、完整性、及時(shí)性本站不作任何保證或承諾，請(qǐng)讀者僅作參考，并請(qǐng)自行核實(shí)相關(guān)內(nèi)容。
|
文章搜索
您現(xiàn)在的位置： 
